威盛笔试（Asic）
2003 Asic部分
1．一个四级的Mux，其中第二级信号为关键信号，如何改善timing？
2．一个状态机的题目用Verilog实现。
3．Asic中的design flow的实现。
4．用逻辑门画出D触发器。
5．给出某个一般时序电路的图，有Tsetup，Tdelay，Tck?q还有clock的delay，写出决定最大时钟的`因素，同时给出表达式。 6．用C语言实现统计某个cell在某.v文件调用的次数。
7．Cache的主要部分。
【威盛笔试（Asic）】相关文章：
07威盛笔试题目11-13
往年威盛电子笔试题07-24
威盛公司软件C++工程师笔试题11-22
笔试经验：笔试内容准备09-02
苏宁笔试经验笔试写作08-31
富士施乐笔试题java笔试09-02
安永笔试经验及笔试细节08-31
Intel笔试真题技术笔试题型11-13
Intel笔试真题技术笔试题目06-27
吉百利笔试经验北京笔试01-16