世界知名电子企业笔试题

时间：2020-12-13 15:35:40 笔试题目我要投稿

世界知名电子企业笔试题

世界知名电子企业面试官在笔试这一环节中，最喜欢考那种类型的笔试题呢？应届毕业生求职网为大家很多关于这一行业的笔试题，大家不看会很可惜。

世界知名电子企业笔试题

1、基尔霍夫定理的内容是什么？（仕兰微电子）
基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等。
基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零。
2、平板电容公式(C=εS/4πkd)。（未知）
3、最基本的如三极管曲线特性。（未知）
4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）
5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）
6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）
8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的.原因。（未知）
10、给出一差分电路，告诉其输出电压Y和Y-,求共模分量和差模分量。（未知）
11、画差放的两个输入管。（凹凸）
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。（未知）

14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(Infineon笔试试题)
15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC18、说说静态、动态时序模拟的优缺点。（威盛VIA2003.11.06上海笔试试题）
16、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA2003.11.06上海笔试试题）
17、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）
18、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）
19、卡诺图写出逻辑表达使。（威盛VIA2003.11.06上海笔试试题）
20、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
21、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-wellprocess.Plotitstransfercurve(Vout-Vin)
AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?（威盛笔试题circuitdesign-beijing-03.11.09）
22、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefinetherationofchannelwidthofPMOSandNMOSandexplain?
23、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）
24、用mos管搭出一个二输入与非门。（扬智电子笔试）
25、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisingedge.(lessdelaytime)。（威盛笔试题circuitdesign-beijing-03.11.09）
26、画出NOT,NAND,NOR的符号，真值表，还有transistorlevel的电路。（Infineon笔试）30、画出CMOS的图，画出tow-to-onemuxgate。（威盛VIA2003.11.06上海笔试试题）
27、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）
28、画出Y=A*BC的cmos电路图。（科广试题）
29、用逻辑们和cmos电路实现abcd。（飞利浦－大唐笔试）
30、画出CMOS电路的晶体管级电路图，实现Y=A*BC(DE)。（仕兰微电子）
31、利用4选1实现F(x,y,z)=xzyz’。（未知）
32、给一个表达式f=xxxxxxxxxxxxxxxxx用最少数量的与非门实现（实际上就是化简）。
33、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）
34、为了实现逻辑（AXORB）OR（CANDD），请选用以下逻辑中的一种，并说明为什么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND（未知）
35、用与非门等设计全加法器。（华为）
36、给出两个门电路让你分析异同。（华为）
37、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
38、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）
39、用波形表示D触发器的功能。（扬智电子笔试）
40、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）
41、用逻辑们画出D触发器。（威盛VIA2003.11.06上海笔试试题）
42、画出DFF的结构图,用verilog实现之。（威盛）
43、画出一种CMOS的D锁存器的电路图和版图。（未知）
44、D触发器和D锁存器的区别。（新太硬件面试）
45、简述latch和filp-flop的异同。（未知）
&e1]5T'v&n.g*_1D+J50、LATCH和DFF的概念和区别。（未知）
46、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）
47、用D触发器做个二分颦的电路.又问什么是状态图。（华为）
48、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）
49、怎样用D触发器、与或非门组成二分频电路？（东信笔试）
50、Howmanyflip-flopcircuitsareneededtodivideby16?(Intel)16分频？

51、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage.（未知）
52、用D触发器做个4进制的计数。（华为）
53、实现N位JohnsonCounter,N=5。（南山之桥）
54、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）
55、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）
56、BLOCKINGNONBLOCKING赋值的区别。（南山之桥）
57、写异步D触发器的verilogmodule。（扬智电子笔试）
moduledff8(clk,reset,d,q);
inputclk;
inputreset;
input[7:0]d;
output[7:0]q;
reg[7:0]q;
)
if(reset)
q<=0;
,L.W/\.~)R!
q<=d;
&cI!K,\;
58、用D触发器实现2倍分频的Verilog描述？（汉王笔试）
moduledivide2(clk,clk_o,reset);
inputclk,reset;
outputclk_o; 　
wirein;
out;
)
if(reset)
out<=0;else
59、可编程逻辑器件在现代电子设计中越来越重要，请问：a)你所知道的可编程逻辑器件有哪些？b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）
)r'T'y)d:S:a0VPAL，PLD，CPLD，FPGA。
moduledff8(clk,reset,d,q);
inputclk;
7B*M"D9t"Q*jinputreset;
inputd;
&O.A%H1k/s8Voutputq;
regq;
)
if(reset)
q<=0;
'p8w'P'S2pelse
q<=d; 　　
60、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）
61、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）
62、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的）。（威盛VIA2003.11.06上海笔试试题）
63、描述一个交通信号灯的设计。（仕兰微电子）
65、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）
9p-g0]/V*U8U7v*.com.cn71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知）
66、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知）
67、画出可以检测10010串的状态图,并verilog实现之。（威盛）
68、用FSM实现101101的序列检测模块。（南山之桥）
a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例如a：0001100110110100100110
b：0000000000100100000000
请画出statemachine；请用RTL描述其statemachine。（未知）

更多相关的笔试题目，大家敬请继续阅读：java笔试题 爱立信技术类笔试题 外贸业务主管笔试题

【世界知名电子企业笔试题】相关文章：

360笔试题目07-11

华为2017笔试题08-16

关于世界四大知名的红茶09-19

知名企业面试真实经验分享01-28