炬力集成笔试
大家看看，共同进步
珠海炬力笔试题（部分、答案仅供参考）
Qing Gao shou zhi jiao
1． 降低NMOS的开启电压VT的方法，哪种无效？ C
A. 减少衬底的P型掺杂浓度
B. 减少氧化层厚度
C. 增加源漏极的N型掺杂浓度
D. 减少沟道长度
2． IO PAD 的设计，一般不常考虑的因素 D
A. ESD特性
B. 驱动能力
C. 施密特触发器
D. 衬偏效应
3． 逻辑电路低功耗设计中，无效的方法 C
A. 采用慢速设计
B. 减少信号翻转
C. 减少IC面积
D. 采用较慢速的时钟。
1． 写出序列探测器“11000”的RTL代码。
module(data_in,reset,clk,find);
input data_in,reset,clk;
output data_out;
parameter S0=0,S1=1,S2=2,S3=3,S4=4;
reg[2:0] state;
wire[2:0]next_state;
assign find=0;
always @(state)
case(state)
S0: begin
find=0;
if(data_in)
next_state=S1;
else
next_state=S0;
end
S1: begin
find=0;
if(data_in)
next_state=S2;
else
next_state=S0;
end
S2: begin
find=0;
if(!data_in)
next_state=S3;
else
next_state=S0;
end
S3: begin
find=0;
if(!data_in)
next_state=S4;
else
next_state=S0;
end
S4: begin
if(!data_in)
find=1;
else
find=0;
next_state=S0;
endcase
always@(posedge clk or negedge reset)
if(!reset)
begin
state<=S0;
end
else
stata<=next_state;
endmodule
下午做了珠海炬力的笔试题
投的技术支持工程师，发下两套卷子，硬件和软件
匆匆翻了一下软件，好多看着都很陌生，于是就答硬件题
主要考的内容：
1.char s[]="ab ";
char *p=s;
问：*(p+1)=? *(p+2)=?
2.一道电路图的题，最后让求某一段的电压u
3.卷积的题
4.单片机中存储器RAM需要几个片子，几根地址线？
5.给出一个十进制的数，让求二进制的数？
6.给出一个放大电路，让求一些电流关系
7.给出两个函数的图形，利用傅立叶变换的性质来求一个函数的傅立叶函数
8.数字电路的上升沿和下降沿有时会出现明显的振铃现象，负载端为了得到较理想的矩形，可使用什么触发器？
9.求一个由两个放大器组成的放大电路，求其中的电压关系。（很好做）
10.什么是竞争与冒险现象，怎么判断，如何消除？
在组合逻辑电路中，由于输入信号经过的线路不同，导致到达输入端时不同步叫做竞争，而由于竞争导致的毛刺叫冒险
判断：看布尔表达式中是否存在相反的信号，消除措施：1.在外电路加电容 2.在布尔表达式中加消去项 3.引入选通
11.同步电路和异步电路的区别是什么？
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
同步电路和异步电路的区别是什么？（仕兰微电子）
解答：同步电路是说电路里的时钟相互之间是同步 的，同步的含义不只局限于同一个CLOCK，而是容许有多个CLOCK，这些CLOCK的周期有倍数关系并且相互之间的相位关系是固定的就可以，比如， 10ns, 5ns, 2.5ns 三个CLOCK的电路是同步电路。我们现在的综合，STA都是针对同步电路的。
异步电路是指CLOCK之间没有倍数关系或者相互之间的相位关系不是固定的，比如5ns, 3ns 两个CLOCK是异步的。异步电路无法作真正意义上的综合及STA，如果在同步电路里夹杂有异步电路，就set_flase_path。所以异步电路只有 靠仿真来检查电路正确与否。
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻 是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。电路的稳定需要 有可靠的建立时间和持时间，待下面介绍。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所 有的状态变化都是在时钟的上升沿(或下降沿)完成的'。比如Ｄ触发器，当上升延到来时，寄存器把Ｄ端的电平传到Ｑ输出端。
下面介绍一下建立保持时间的问题。建立时间(ｔｓｕ)是指在触发器的时钟上升沿到来以前，数据稳定不变的时间。如果建立时间不够，数据将不能在这个时钟上 升沿被打入触发器；保持时间(ｔｈ)是指在触发器的时钟上升沿到来以后，数据稳定不变的时间。如果保持时间不够，数据同样不能被打入触发器。数据稳定传输 必须满足建立时间和保持时间的要求，否则电路就会出现逻辑错误。
在同步电路设计中一般采用D 触发器，异步电路设计中一般采用Latch。
12.锁存器和寄存器的区别？寄存器有什么优点，锁存器有什么优缺点？
锁存器与寄存器的区别：
什么是锁存器：
由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫锁存器。
应用场合：数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些运算器电路中有时采用锁存器作为数据暂存器。
什么是寄存器：
由若干个正沿D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫寄存器。
应用场合：时钟有效迟后于数据有效。这意味着数据信号先建立，时钟信号后建立。在CP上升沿时刻打入到寄存器。
锁存器是用于存储数据来进行交换，使数据稳定下来保持一段时间不变化，直到新的数据将其替换。寄存器与锁存器都是用来暂存数据的器件，在本质上没有区别，不过寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器），而锁存器的输出端平时总随输入端变化而变化
13.一道三极管的放大电路基本题？
总结：都是一些很基础的题，只是很久不看，只记得大概，有些都忘了，
所以大家一定要把基础打好。
3、有源滤波器和无源滤波器的区别
无源滤波器：这种电路主要有无源元件R、L和C组成
有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
模拟电路
1、基尔霍夫定理的内容是什么？
基尔霍夫定律包括电流定律和电压定律
电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。
电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
2、描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。
1． 写出序列探测器“11000”的RTL代码。
2． 分析一个CMOS电路的逻辑功能（同或门）。
3． 分析一个CMOS电路的逻辑功能（三态门）。
4． 画出全加器的CMOS电路，说明延时的估算方法。
5． A,B为两个时钟，频率差最小为1/8。如果A的频率高，C=0；否则C=1；编程实现。
6． 编程实现FIR滤波器，系数为C0,C1,C2,C3,C2,C1,C0。输入DI，输出DO。系数和DI均为8比特。
7． 一个圆盘，一半黑，一半白。有两个探测器，用1表示白，0表示黑。设计一个电路，可以探测出圆盘是顺时针转动还是逆时针转动。
【炬力集成笔试】相关文章：
技菱系统集成有限公司Java笔试题11-17
2017年格力笔试经验10-17
集成吊顶企业缺乏核心竞争力的问题在哪08-16
2017年人力资源面试笔试题目02-03
集成吊顶材料选购技巧10-14
集成电路设计与集成系统专业职业规划书范文01-17
Web信息集成系统网络架构11-04
集成spring与Web容器教程10-10
苏宁笔试经验笔试写作10-30
塑料模具CAD集成技术10-19