32位ARM内核微处理器W90N740及其应用

时间：2024-06-04 20:19:03 理工毕业论文我要投稿

相关推荐

摘要：在对ARM体系结构进行分析的基础上，介绍了32位ARM核处理器W90N740的结构特点和优异性能，讨论了它的应用方法。给出了用W90N740芯片降低系统成本的实现方案。

Ｗ９０Ｎ７４０是台湾Ｗｉｎｂｏｎｄ公司开发的基于３２位ＡＲＭ核的高性能、低功耗微处理器。Ｗ９０Ｎ７４０采用ＡＲＭ７ＴＤＭＩ内核，内建两个１０／１００ＭｂＭＡＣｓ以太网络控制器，并采用Ｗｉｎｂｏｎｄ独家专利的网络地址转换加速器ＮＡＴＡｃｃｅｌｅｒａｔｏｒ。该器件用硬件方式加速网络封包的转换，不仅减少了中央处理器的负担，同时也大幅提高了宽频的整体系统效能。而芯片方式集成的ＵＳＢ控制器则可透过ＵＳＢ界面连结各种电脑周边设备，以增添产品附加值。此外，Ｗ９０Ｎ７４０内部还集成了ＥＢＩ（ｅｘｔｅｒｎａｌｂｕｓｉｎｔｅｒｆａｃｅ）控制器、系统管理器、ＧＤＭＡ控制器等。因而在许多应用领域，用该器件设计的系统成本比目前同类产品要低。加上ＡＲＭ公司开发环境支持汇编语言、Ｃ和Ｃ＋＋，其软件开发也十分方便。因此，Ｗ９０Ｎ７４０虽不是主流产品，但也是许多网络电子产品的选择方案之一。

１　ＡＲＭ体系结构

１．１ＡＲＭ体系的指令集

ＡＲＭ体系具有ＡＲＭ和Ｔｈｕｍｂ两种指令集。当处理器工作在ＡＲＭ状态时，执行ＡＲＭ指令集；而当其工作在Ｔｈｕｍｂ状态时，则执行Ｔｈｕｍｂ指令集。

所有ＡＲＭ指令都是３２位长度。指令以字对准方式保存，这样，ＡＲＭ状态指令地址的最低２位总是零。实际上，一些指令通常使用最低有效位来判定代码是转向Ｔｈｕｍｂ代码还是ＡＲＭ代码。

ＡＲＭ指令集主要包括存储器访问指令、数据移动指令、数据处理指令、分支指令、协处理器指令、状态寄存器转移指令和异常处理指令等。

所有Ｔｈｕｍｂ指令都是１６位长度，这些指令可在存储器中以半字对准方式保存。因而，指令的最低有效位在Ｔｈｕｍｂ状态下总为零。实际上，Ｔｈｕｍｂ指令集是３２位ＡＲＭ指令集的功能子集。

１．２ＡＲＭ体系的编程模型

（１）ＡＲＭ支持的数据类型

ＡＲＭ处理器支持下列数据类型：Ｂｙｔｅ(字节)，８位；Ｈａｌｆｗｏｒｄ(半字)，１６位；Ｗｏｒｄ(字，必须与４字节边界对齐)，３２位。

（２）ＡＲＭ处理器模式

ＡＲＭ体系结构支持７种处理器模式：用户模式(Ｕｓｅｒ)、快速中断请求(ＦＩＱ，ＦａｓｔＩｎｔｅｒｒｕｐｔｒｅｑｕｅｓｔ)、中断请求(ＩＲＱ，ＩｎｔｅｒｒｕｐｔＲｅＱｕｅｓｔ)、管理（Ｓｕｐｅｒｖｉｓｏｒ）、中止（Ａｂｏｒｔ）、系统（Ｓｙｓｔｅｍ）和未定义（Ｕｎｄｅｆｉｎｅｄ）。除用户模式外，其它模式统称为特权模式。大多数应用程序可在用户模式下执行。当处理器工作在用户模式时，正在执行的程序不能访问被保护的系统资源，也不能改变模式，除非发生异常。因此，开发中应适当编写操作系统来控制系统资源的使用。

（３）ＡＲＭ寄存器组织

ＡＲＭ处理器总共有３７个寄存器?其中有３１个３２位的通用寄存器（包括程序计数器?ＰＣ?）和６个３２位的状态寄存器（但是只使用了其中的１２位）。该处理器将寄存器安排成部分重叠的组，每种处理器模式使用不同的寄存器组。同时?在所有处理器模式下都可以访问当前程序状态寄存器ＣＰＳＲ。而ＣＰＳＲ则包含条件码标志、中断标志位、当前处理器模式以及其它状态和控制信息。每种异常模式都有一个程序状态保存寄存器ＳＰＳＲ。当异常出现时?ＳＰＳＲ可用于保留ＣＰＳＲ的状态。

（４）异常处理

异常通常由内部或外部源产生，并引起一个事件。比如，外部中断或试图执行未定义指令都会引起异常。在处理异常之前，必须保留处理器状态，以便在异常处理程序完成后，使原来的程序能够重新执行。同一时刻可能出现多个异常。ＡＲＭ支持七种类型的异常。异常出现后，系统将强制从异常类型对应的固定存储器地址开始执行程序。

(５)存储器和存储器映射Ｉ／Ｏ

ＡＲＭ体系结构允许使用现有的存储器和Ｉ／Ｏ器件来进行各种各样的存储系统设计。ＡＲＭ体系结构使用２３２个８位字节的单一线性地址空间。设计时可将字节地址作为无符号数看待，范围为０～２３２－１。而将地址空间看作由２３０个３２位字组成。每个字的地址都是字对准的，故地址可被４整除。其存储器的存储使用了两种映射方法：小端存储系统和大端存储系统，其映射方式分别如图１（ａ）、（ｂ）所示。

图2

２　Ｗ９０Ｎ７４０的结构特点

Ｗ９０Ｎ７４０的内部功能框图如图２所示。Ｗ９０Ｎ７４０内核为８０ＭＨｚ的ＡＲＭ７ＴＤＭＩ３２位处理器，可支持大／小模式?Ｂｉｇ／Ｌｉｔｔｌｅ－Ｅｎｄｉａｎｍｏｄｅ?的工作方式。该内核内置有８ｋＢ的指令高速缓冲存储器（Ｉ－Ｃａｃｈｅ）和２ｋＢ数据高速缓冲存储器（Ｄ－Ｃａｃｈｅ），它们是相同类型的存储器（除容量大小不同外），可与存储器之间以块（ｃａｃｈｅｌｉｎｅ）为单位进行数据交换。每个高速缓冲存储器具有４字块大小，当其中一个高速缓冲存储器未命中时，其４字块大小的信息必须从外部寄存器中连续的获取，其替换算法采用最近最少使用算法(ＬＲＵ, ＬｅａｓｔＲｅｃｅｎｔｌｙＵｓｅｄ)。当Ｉ－Ｃａｃｈｅ或Ｄ－Ｃａｃｈｅ被禁用时，可以通过Ｃａｃｈｅ控制寄存器把Ｃａｃｈｅ设置成片上ＲＡＭ。另外，Ｗ９０Ｎ７４０还提供了一个８字的写缓冲器(Ｗｒｉｔｅ－Ｂｕｆｆｅｒ).主要用来优化向主存储器的写入操作。Ｃａｃｈｅ和写缓冲器的引入大大改善了Ｗ９０Ｎ７４０存储系统的性能。

Ｗ９０Ｎ７４０内含锁相环ＰＬＬ，可用于ＣＰＵ和ＵＳＢ主机控制器，使用参考频率为１５ＭＨｚ。ＰＬＬ给其它片内控制器提供的时钟频率范围为３～３０ＭＨｚ。

Ｗ９０Ｎ７４０内有ＵＳＢ主机控制器，该控制器兼容ＵＳＢ１．１标准，支持低速率（１．５Ｍｂｐｓ）和全速率（１２Ｍｂｐｓ）的ＵＳＢ设备。同时还内置有用于实时数据传输的ＤＭＡ控制器。

通过Ｗ９０Ｎ７４０中ＥＢＩ控制器提供的外部总线可访问片外ＳＤＲＡＭ、ＲＯＭ／ＳＲＡＭ、Ｆｌａｓｈｍｅｍｏｒｙ和Ｉ

【32位ARM内核微处理器W90N740及其应用】相关文章：

Motorola微处理器的bootloader分析与应用03-19

基于ARM9微处理器与Linux操作系统的SD驱动开发03-07

内嵌ARM核的FPGA芯片EPXA10及其在图像驱动和处理方面的应用03-18

ARM嵌入式在通信领域的应用分析03-03

双内核嵌入式处理器OMAP5910及其在3G的多媒体应用03-19