- 相关推荐
基于PLD的嵌入式系统外存模块设计
摘要：以MCS-96系列单片机为例，介绍了一种采用可编程逻辑器件(PLD)的存储器模块的设计方案，该模块包含了Flash闪存和RAM。提出了一种方便的存储器扩展方法，该方法有效地解决了嵌入式系统尤其是数据采集、存储等系统中存在的存储空间不足问题。该方案具有通用性强、读写控制简单等特点，具有很强的实用性。在嵌入式系统中，由于设计成本和体积等因素的限制，往往会使CPU(包括DSP、单片机等)存在地址空间不足的问题。很多文献(如参考文献［1］都有相关的存储器扩展方法的介绍， 目前已有的方法通常是借助于CPU的I／0接口产生片选或者高位地址信号，
利用这些信号将内存分页，但当页间跳转时将给程序设计带来不便。对于没有内部存储器并且采用统一编址的CPU，如80C196KC20［1］，这种页间切换将造成CPU无法继续执行当前程序而产生错误(见图1)。在CPU执行页面切换操作后，本应该继续执行页面1的指令，可是却错误地执行了页面2中的相应指令，这种结果不是所需要的。因此寻找一个有效的存储器扩展方法是实际应用中亟待解决的问题。
1 存储器扩展方法解决方案
在对MCS-96系列单片机的使用中发现，64K字节的存储空间用来存放程序能满足绝大多数的使用需求(通常用户的应用程序不到10K字节)，但如果使用其进行数据存储控制，则会带来存储空间上的严重不足。通过对实际应用的统计分析发现，在很多情况下，数据的
存取仅限于顺序的连续操作。利用这个特点，可以对数据存储空间进行简化设计，具体的说就是通过对同一个地址连续读或者连续写来进行批量数据的存取，从而节省地址空间。在16位CPU中，可以将任何一段64K字(2的16次方)的存储空间映射到两个地址(一个作为读取的位置，一个作为写入的位置)，采用这样的映射方法可以将内存最大扩展到2G字(2的31次方)，但这样的设计同时也带来了诸多逻辑控制上的困难。随着可编程逻辑器件(PLD)包括FPGA、EPLDE4［4］、CPLD等的迅速发展，数字逻辑电路的设计得到了大大简化，从而使这种存储器扩展想法可以得到实现。
2 存储器扩展方法的具体实现
下面以笔者设计的系统为例来详细说明这种存储器扩展方法的实现。该系统是一个多功能数据采集设备，能够以最高40k次／s的速率进行12位A／D转换，并且可以将采集到的数据保存至Flash ROM中，以防止掉电丢失。技术参数要求如下：①最多可以保存32K字节的采样数据；②可以同时存储4段系统工作配置程序，每段4K字节，共计16K字节；③由于Flash ROM自身的特点，在写人数据后的编程阶段不能进行读写操作，因此为了保证系统采样和单片机运行的正常进行，需要额外增加32K字节的RAM作为数据缓存；④系统程序、中断服务程序等共占用56K字节(Flash ROM和RAM各保留28K字节)，总计需要存储空间136K字节。这个需求已经超过96系列单片机的64K字节寻址范围，为此设计了一个存储器模块，其结构如图2所示。
图2
Flash ROM采用ATMEL公司的AT29C1024，容量为128K字节，数据线宽度为16位；RAM存储器由两片CY7C199组成，数据线宽度为16位，容量为64K字节。80C196单片机的ALE为地址锁存信号，／WE为写有效信号，／RD为读有效信号，READY为准备就绪信号。MCS-96系列单片机支持8位和16位两种工作模式，为了提高系统的性能，选择16位工作模式。96系列单片机地址是按照字节的方式来计算的，因此在16位工作模式下的A0=0没有实际意义。在通常的读写情况下，取经过锁存后的AD1～AD15地址作为A1~A15而A16=0。
下面以读Flash ROM为例介绍地址扩展方法。对于可以直接寻址的地址，EPLD作为锁存器，将AD0~AD15分时的地址数据总线分开，生成独立的地址和数据总线。在这里定义了两个特殊的地址：Flash ROM数据块的读地址Address_F_R和读位置指针地址Address_F_RP。首先向Ad-dress_F_RP写入一个16位的二进制数，该数代表了将要读取的数据块的首地址，16位表示范围是0～65535，因此可以指定的首地址范围是64K字即128K字节；然后连续地从Address_F_R进行读取操作，每读一次，位置指针会自动加1而不需要重新设置。如果需要读取新的位置，只需要向Address_F_RP地址写入新的位置数据即可。该功能在EPLD器件内部的实现方法见图3。计数器可同步设置初值、同步计数，在AHDL语言中声明为1pm_counter［5］。其中，CNT_EN为计数使能控制，当CNT_EN为高电平时，每当CLOCK上升沿到来时计数器便会自动加一，从而实现了地址自动增加的功能；CLOCK为同步时钟输入端，上升沿有效；SLOAD为计数器同步设置初值信号，当该信号为高电平时，在CLOCK上升沿的作用下，计数器的输出Q［15．．0]=D［15．．0]，从而实现初始化读取位置的功能。计数器用AHDL语言描述如下：
counter ： lPm_counter with(1pm_width=16)；
counter.clock=／rd
【基于PLD的嵌入式系统外存模块设计】相关文章：
基于web的异地并行设计与制造系统研究06-02
基于PLC的断路器型式试验系统设计03-10
基于电话网络的热网远程控制系统设计05-11
基于ＣＳ管理的房地产企业开发设计06-04
基于胜任力的企业个体绩效管理流程设计06-03