TM1300 PCI-XIO口的UART和USB接口设计

TM1300 PCI-XIO口的UART和USB接口设计

摘要：以Philips公司的多媒体数字信号处理器TM1300的硬件核心平台，通过TM1300芯片的PCI-XIO口，经UART芯片ST16C550实现串行通信接口，经USB接口芯片USBN9604实现USB接口，设计方案简洁。实际测试结果表明，通信接口工作稳定。

引言

Trimedia集成电路是Philips公司新近推出的针对多媒体应用的一种高性能DSP，它能够进行高质量的视频和音频处理。TM1300是Trimedia系列产品之一，它的核心是32位处理器，能够进行32位线性寻址，寻址能力可达4GB，含有128个通用寄存器。Tm1300核心处理器采用的是VLIW（超长指令字）结构，可以在每一时钟周期内同时进行5个操作，VLIW结构还可以减少处理器的工作量。TM1300支持16KB的数据高速缓存和32KB的指令高速缓存，并且数据高速缓存是双端口的，允许同时双向接入。

TM1300有别于一般的通用DSP，它有专门的视频接口、音频接口和PCI、SSI（同步串行接口）等丰富的外设接口。在本设计前，已经利用TM1300上的SSI接口实现了UART（Universal Asynchronous Receiver and Transmit）接口板和E1接口板，利用片上PCI接口实现了以太网接口，并实现了PSTN、DDN和以太网上的视频传输。本文改进了参考文献中的URAT实现方案，利用TM1300的PCI-XIO接口实现串行通信接口和USB接口，系统框图如图1所示。

1 硬件设计

TM1300集成了一个符合PCI 2.1的PCI接口，总线数据宽度为32位，最高时钟频率可达33MHz，峰值吞吐率可达132MB/s。TM1300还通过XIO总线控制器在PCI接口上扩展了一个XIO接口。通过XIO接口，TM1300可以方便实现对8位简单外设的无缝连接。本文设计的硬件实现主要就是基于XIO接口，下面将对其进行详细介绍。

图2

1.1 TM1300 PCI-XIO接口的工作机制

PCI-XIO总线提供了TM1300与普通PCI外设和简单8位外设的无缝混合连接。它提供以下特性：

*完全的PCI 2.1特性（32位，33MHz）;

*简单的非复用8位数据，24位地址XIO总线，支持68K、X86控制信号；

*内部或外部可编程时钟源；

*0～7个可编程等待周期以适应慢速XIO设备；

*支持单字节读写和DMA读写。

图3

图2是PCI-XIO总线系统示意图，可以看出，XIO总线控制器作为PCI总线上的一个特殊设备工作，通过复用PCI信号线，实现简单8位设备的标准接口。XIO总线控制器作为XIO总线的“代理”，在XIO总线操作进行时负责为PCI总线接口单元（BIU）产生PCI_DEVSEL信号，当收到BIU的PCI_IRDY信号时，它使能PCI_INTB信号，可以作为所有XIO设备的全局片选信号。它还重新配置了PCI的32位地址/数据线，将低24位作为XIO总线的地址线，高8位作为XIO总线的数据线。

PCI-XIO总线控制器包括一个可编程的MMIO寄存器：XIO_CTL。其中使能位（7）为1时，允许XIO总线操作；高6位（31：26）定义了XIO空间的基地址；时钟频率位（4：0）用来定制内部时钟；等待状态（10：8）用来支持慢速外部XIO设备操作。

TM1300初始化后，PCI-XIO总线默认为普通PCI模式。若MMIO里XIO-CTL寄存器的使能位被置位，并且TM1300寻址到XIO地址空间，XIO总线控制器就被激活。

从图2可以看出，TM1300利用PCI BIU访问XIO总线，TM1300访问XIO总线的地址格式如图3所示。

由图3可见，24位16MB地址空间的XIO总线映射到16MB PCI（4字节）地址空间。XIO总线上一次字节的读写对应于PCI总线上的一次字读写。图4是TM1300访问XIO总线使用的数据格式，向XIO总线写一个字节时，PCI BIU在PCI写操作的数据相，向XIO总线控制器写4字节，但低24位（bit23:0）被忽略，对应的PCI_BYTE_ENABLE信号无线；从XIO总线读1字节时，XIO总线控制器在PCI读操作的数据相，向PCI BIU发送4字节，其中高8位（bit31:24）是从XIO总线的数据线上读到的数据，低24位（bit24:0）返回这次读操作的XIO总线地址。

在XIO逻辑激活期间，PCI-XIO接口把PCI中断信号PCI_INTB复用为XIO总线全局使能信号CS；把PCI的命令/比特使能信号PCI_C/BE0和PCI_C/BE1分别复用为XIO总线的读使能信号RD和写使能信号WR；把PCI/C_BE2复用为数据锁存信号，用于地址线与数据线复用的环境；PCI的时钟信号PCI_CLK可在XIO总线操作期间为PCI总线接口单元（BIU）提供由TM1300内部高速时钟分频而来的可编程时钟；其它PCI控制信号则由XIO总线控制器负责与PCI BIU进行交互。

1.2 基于PCI-XIO的接口实现方案

通过上述介绍不难看出，PCI-XIO接口的8位数据线无疑是TM1300连接8位外设ST16C550和USBN9604的理想桥梁。

串行接口的实际技术已经非常成熟，本文选用比较常见的ST16

【TM1300 PCI-XIO口的UART和USB接口设计】相关文章：

ISDN网与普通电话接口（POTS）设计05-29

数字视频接口-DVI 1.005-31

IPTV发展中承载网的研究和设计05-11

设计美学的学科定位、研究对象和特点论文09-06

无线传感网SCRP协议的设计和仿真05-11

浅析广电专用馈电转换电源装置的设计和使用06-01

电压电流转换接口AM442原理及应用05-29

喉疾灵口含片质量标准研究06-14

平面广告设计中的科学性和艺术性分析论文05-01

毕业设计夹具设计开题报告09-02