2k-8k FFT处理器ROM面积的优化

2k-8k FFT处理器ROM面积的优化

全部作者： 雷艳敏 第1作者单位： 武汉理工大学 论文摘要： 结合实时高速FFT的实际需求，硬件设计采用多级串联的同步流水线结构、基于SRAM、SDF(single-path delay feedback)、DIF等结构和方法。2k/8k分解为5/6级radix-4蝶形单元与1级radix 2蝶形单元级联，设计对存储旋转因子的ROM规模进行了最佳优化处理。整体划分为多个模块，均采用Verilog HDL语言描述，并进行了功能1致性仿真验证。 关键词： FFT，旋转因子，ROM，radix-4 (浏览全文) 发表日期： 2007年03月27日 同行评议：

（暂时没有）

综合评价： （暂时没有） 修改稿：

【2k-8k FFT处理器ROM面积的优化】相关文章：

混合基FFT处理器的设计与Verilog实现03-07

DMB-T系统中FFT处理器的研究和硬件实现03-07

DLX处理器流水线性能优化(一)03-07

FFT算法的研究与DSP实现03-07

固定几何结构的FFT算法及其FPGA实现03-18

基于Cyclone系列FPGA的1024点FFT算法的实现03-07

用SP061A实现心电数据的FFT与压缩03-18

C6202 ROM引导装载方式的研究03-18

ARM处理器的Boot与Remap03-07