基于VHDL的DDS的设计与分析

基于VHDL的DDS的设计与分析

全部作者： 周雷 许文建 第1作者单位： 徐州中国矿业大学信息与电气工程学院 论文摘要： 本文讨论了基于FPGA芯片的直接数字频率合成器（DDS）的设计方法。因为DDS的实现依赖于高速、高性能的数字器件，使用现场可编程器件FPGA，利用其高速、高性能及可重构性的特性，就能根据需要方便地实现各种不同频率的信号输出。 关键词： 直接数字频率合成器，相位累加器，VHDL (浏览全文) 发表日期： 2007年11月02日 同行评议：

（暂时没有）

综合评价： （暂时没有） 修改稿：

【基于VHDL的DDS的设计与分析】相关文章：

分析基于三维扫描的特种设备管理系统设计论文05-26

基于顾客价值的需求，流动网挖掘策略分析06-04

基于组织行为学分析沃尔玛企业文化05-01

基于成交量标度的股价动力学分析05-12

基于主成分分析及二次回归分析的城市生活垃圾热值建模08-06

基于胜任力的企业个体绩效管理流程设计06-03

基于ＣＳ管理的房地产企业开发设计06-04

基于PLC的断路器型式试验系统设计03-10

基于web的异地并行设计与制造系统研究06-02

基于业务和财务视域分析企业IT预算管理05-16