利用Verilog HDL实现基于FPGA的分频方法
全部作者： 许文建 陈洪波 李晓 第1作者单位： 中国矿业大学信电学院摘要： 本文从实际应用出发，分别介绍了利用Verilog HDL硬件语言实现的整数和半整数分频的通用方法。并在Quartus II软件环境下，利用Altera 公司的ACEX1K系列器件进行了仿真和调试。 关键词： Verilog HDL；分频；FPGA (浏览全文) 发表日期： 2007年11月20日 同行评议：
（暂时没有）
综合评价： （暂时没有） 修改稿：
【利用Verilog HDL实现基于FPGA的分频方法】相关文章：
基于FPGA的高频时钟的分频和分配设计03-19
基于Verilog-HDL的轴承振动噪声电压峰值检测03-20
基于FPGA的HDLC通信模块的实现05-14
基于FPGA实现FIR滤波器的研究03-18