基于FPGA的IPV6数字包配置实现

基于FPGA的IPV6数字包配置实现

全部作者： 许文建 李晓 周雷 第1作者单位： 中国矿业大学信电学院 论文摘要： 本文介绍了1种运用FPGA将IPV6数据包的包头和数据部分分离并重新封装的方法。利用该方法，可以使IPV6数据包的拆装处理速度达到2Gbit/s以上。 关键词： FPGA，IPV6数据包拆装，FIFO (浏览全文) 发表日期： 2007年10月11日 同行评议：

作者对于文章所述内容的原理描述较为清晰，文章的总体结构尚可。建议将以下几个问题进行修改： 1 应针对 FPGA做1些介绍，否则，读者不知为何参与该技术； 2 图中所有英文名字应删除（有些多余）； 3 counter3的取值范围在个别地方有问题，甚至于出现错误，必须做相应修改； 4 图4和图5部分的说明略显简单，建议增加叙述； 5 个别地方有些口语化，请认真修改； 6 Abstract部分不够专业，做修改。 　

综合评价： 修改稿： 注：同行评议是由特聘的同行专家给出的评审意见，综合评价是综合专家对论文各要素的评议得出的数值，以1至5颗星显示。

【基于FPGA的IPV6数字包配置实现】相关文章：

基于FPGA的HDLC通信模块的实现05-14

基于FPGA的直接数字频率合成器的设计和实现03-19

基于微处理器的FPGA配置方案03-07

基于FPGA的TS over lP的设计与实现03-21

基于数字移相的高精度脉宽测量系统及其FPGA实现03-18

数字下变频技术的研究及其FPGA实现03-07

数字频率合成器的FPGA实现03-07

基于FPGA实现FIR滤波器的研究03-18

基于FPGA的指纹特征点集匹配的设计与实现03-07