高速VITERBI译码器的研究与设计

高速VITERBI译码器的研究与设计

全部作者： 李选中 李庆 何文浩 第1作者单位： 武汉理工大学信息工程学院 论文摘要： 设计了1个高速(2,1,6)Viterbi译码器，通过采用并行基-4结构和比特级进位保存算法（Carry-Save Arithmetic），改进了Viterbi算法中加-比-选单元(Add-Compare-Select Unit)的结构，消除传统行波进位加法(Ripple-Carry Adder)结构中的进位链，缩减了Viterbi译码器的关键路径，极大的降低了译码时延，从而提高译码速度，译码速度可达到200Mb/s，可用在高速数字通信的不同应用场合中。 关键词： Viterbi译码器；进位保存算法；加-比-选；高速 (浏览全文) 发表日期： 2008年03月20日 同行评议：

修改1下文章格式。若干语句不通顺。

综合评价： 修改稿： 注：同行评议是由特聘的同行专家给出的评审意见，综合评价是综合专家对论文各要素的评议得出的数值，以1至5颗星显示。

【高速VITERBI译码器的研究与设计】相关文章：

高速Viterbi译码器的优化和实现03-19

高速公路滑坡治理问题的研究03-18

高速公路设计开题报告12-06

高速PCI总线接口模块设计03-08

关于高速公路OD矩阵推算的研究03-07

橡胶沥青混合料配合比设计与施工技术在高速公路的应用研究03-21

高速公路景观设计探析03-06

对高速公路安全管理体系的若干研究03-22

高速公路拓宽路基施工工艺研究12-01