扩频系统中卷积编码的Verilog设计与仿真

扩频系统中卷积编码的Verilog设计与仿真

全部作者： 王莹 第1作者单位： 北京邮电大学 电信工程学院 数字通信与宽带信息网络实验室 论文摘要： 为了改善数字通信系统的传输质量，提高数字通信系统传输的可靠性引入了信道编码，由于卷积编码的优良性能使其在通信系统中得到广泛地应用。通过硬件描述语言Verilog HDL可以在QuartusII上建立卷积编码的仿真模型。 关键词： 卷积编码，仿真，Verilog HDL，QuartusII (浏览全文) 发表日期： 2008年03月17日 同行评议：

（暂时没有）

综合评价： （暂时没有） 修改稿：

【扩频系统中卷积编码的Verilog设计与仿真】相关文章：

OFDM技术研究及其系统仿真05-11

Video Object编码技术05-29

用Verilog HDL实现I2C总线功能06-01

Openprocess在热网监控系统中的应用06-04

无线传感网SCRP协议的设计和仿真05-11

关于公寓式建筑工程系统中弱电系统的划分论文05-22

crm中的决策支持系统与贸易智能02-23

探析Openprocess在热网监控系统中的应用05-29

谈Openprocess在热网监控系统中的应用06-09

复杂适应系统中利益群体博弈的形成研究05-04